品牌故事

ENGLISH   聯絡我們   網站地圖     

 

   乙太網路供電系統介紹


   PoE/PoE+ 模組解決方案


   新聞發佈


   產品介紹

    > PoE 模組

        PoE PD 模組

        PoE PSE 模組

    > PoE+模組

        PoE+ PD 模組

        PoE+ PSE 模組


   PoE/PoE+ 模組產品應用

 

 

美盛首頁 > PoE/PoE+ 模組產品應用 >  PoE/PoE+ Modules – PSE Modules Layout Guide


 

乙太網路供電系統模組產品應用

PoE/PoE+ Module Application Notes


 

PoE 模組 – PSE模組Layout指南

Download

A. 適用範圍
本份文件適用於所有美盛科技推出的PoE PSE模組。目前美盛科技推出的PoE PSE模組包括:PSE-QD和PSE-HQD。

B. Trace寬度計算 & Trace/銅 的安排
B1. Power Trace的一般規則:

  1. Trace越短越好。

  2. Trace的寬度必須配合電流大小設計。

  3. 盡可能減少改變power traces通過的板層;也就是說,儘量在同樣的板層來完成power trace的layout。例如,一個4層的PCB板, layer 1和layer 4是訊號層,layer 2屬於電力層,layer 3安排為地層 (grounding plane)。在10/100M 乙太網路環境,PSE模組 (供電端)經由RJ45 的TX+/TX- 和RX+/RX-(假設在Mode A的情況下)提供PoE電力。成對的TX+/TX- 必須在相同的某一層完成傳遞 (Layer 1或layer 4)。RX+/RX-的環境也同樣適用。

  4. Power Grounding必須經由貫孔(via holes)才能連接到grounding copper layers。基本上,這些 grounding copper layers是用來計算阻抗的參考層。

  5. 為防止訊號干擾,線寬必須維持3倍線寬(3W)的原則,也就是說,不同的共模模式(common mode)的訊號必須預留適當的隔離空間(spacing),大約要3倍的訊號線寬。例如,若電路寬度為10mil,最小的預留空間需為30mil (3 x 10mil)。

B2. Trace寬度計算:
通常 DC直流電,電流在1A的情況,trace的寬度大約需要40 mil (@ trace的銅厚度1.4 mil = 1Oz)。例如,PSE-QD模組每一個channel最大輸出電流為450mA ,那麼trace的寬度就必須為 18mil (40 mil x 0.45A=18mil)。DC直流電是經由成對的trace傳遞(two traces),因此每一個trace的最小寬度為9 mil,在此種情況下,一般都會將trace的寬度改為10 mil。PSE-QD最大輸入電流為1.8A,那麼trace的寬度就需要72mil。

依據相同的規則,PSE-HQD每一條輸出trace需要13mil寬,而每一條輸入trace則需要104 mil (40mil x 2.6A=104 mil)。

B-3. 使用trace作連結:
Figure 1.

B-4. 使用copper plane作連結 (適合高電流應用):
Figure 2.

C. 阻抗計算 & PCB板的Stack
1. 阻抗計算:
乙太網路訊號每一對(two wires)的差動阻抗 (Differential Impedance)是100ohm。以 figure 1為例,traces (TX+/-和RX+/-) 傳遞PoE電力需要10 mil寬。需要使用兩種計算阻抗的方法,Micro-strip和Differential Micro-strip。

請參考以下方法 -
1. 必須知道FR4 的Dielectric constant (介電係數Er)是多少。
2. 共模阻抗 (common mode impedance ) 以Micro-strip 模式計算。
3. 使用步驟2的結果,以Differential Micro-strip 來計算差動阻抗 (Differential mode impedance )。

例Ⅰ - PSE-QD (以Figure 1個案研究)
假設PCB 板的厚度為1.6mm / 4 layers (63mil,1mil=1/1000 inch) ,Dielectric constant (介電係數Er) 是 4.0。

Layer

Definition

Trace Width

Common Mode Impedance

Differential Mode Impedance

Spacing of Differential Pair

1

Signal Trace

10 mil

60.9 ohm

104 ohm

10 mil

2

Power Plane (Reference Plane for layer 1)

N/A

N/A

N/A

N/A

3

Ground Plane (Reference Plane for layer 4)

N/A

N/A

N/A

N/A

4

Signal Trace

10 mil

60.9 ohm

104 ohm

10 mil

PCB板的堆疊 –

例Ⅱ - PSE-HQD (以Figure 2個案研究)
假設PCB 板的厚度為1.6mm / 4 layers (63mil,1mil=1/1000 inch),Dielectric constant (介電係數Er) 是4.0。

Layer

Definition

Trace Width

Common Mode Impedance

Differential Mode Impedance

Spacing of Differential Pair

1

Signal Trace

13 mil

60.7 ohm

104.7 ohm

13 mil

2

Power Plane (Reference Plane for layer 1)

N/A

N/A

N/A

N/A

3

Ground Plane (Reference Plane for layer 4)

N/A

N/A

N/A

N/A

4

Signal Trace

13 mil

60.7 ohm

104.7 ohm

13 mil

PCB板的堆疊 –

2. 完整Layout 範例:
a. 以Figure1個案研究 –

b. 以Figure2個案研究 –

 

PoE/PoE+ Modules – PSE Modules Layout Guide

美盛科技有限公司
Befact Technologies Co., Ltd.
成立於2005年12月

新竹市武陵路157號6樓之1
TEL:03-5327068 FAX:03-5327626
Http://www.befact.com.tw
  E-mail:service@befact.com.tw
©美盛科技 版權所有2011 Befact Technologies Co., Ltd. All Rights Reserved